(19)国家知识产权局 (12)发明 专利申请 (10)申请公布号 (43)申请公布日 (21)申请 号 202111645013.0 (22)申请日 2021.12.3 0 (71)申请人 广西融恒信网络科技有限公司 地址 530000 广西壮 族自治区南宁市东葛 路18-1号嘉和 ·自由空间A座1414号 房 (72)发明人 黄世略　周燚　滕科　卢文东　 (74)专利代理 机构 北京中济纬天专利代理有限 公司 11429 专利代理师 石燕妮 (51)Int.Cl. G06F 11/22(2006.01) G06N 3/04(2006.01) G06N 3/08(2006.01) (54)发明名称 一种基于SHA256算法的FPGA测试方法及系 统 (57)摘要 本发明涉及器件测试技术领域， 具体涉及一 种基于SHA2 56算法的FPGA测试方法及系统； 将合 格的FPGA 器件与检测模块连接， 通过激发模块启 动检测电路， 使得合格的FPGA 器件向判断模块输 出数据， 作为训练集； 将被测的FPGA器件与检测 模块连接， 通过激发模块启动检测电路， 使得合 格的FPGA器件向判断模块输出数据， 作为测试 集； 利用神经网络分别计算训练集和测试集的哈 希码， 通过对比训练集和测试集所得到的汉明距 离， 从而得到被测的FPGA 器件和合格的FPGA 器件 的差异度， 当差异度过大可判断被测的FPGA 器件 不合格， 通过上述系统， 简化了测试流程， 并降低 了设备成本 。 权利要求书1页 说明书4页 附图2页 CN 114443390 A 2022.05.06 CN 114443390 A 1.一种基于SHA 256算法的FPGA测试系统， 其特 征在于， 所述基于SHA256算法的FPGA测试系统包检测模块、 激发模块和判断模块， 所述激发模 块与所述检测模块连接， 所述判断模块与所述检测模块电性连接； 所述检测模块用于安装被测的FPGA器件； 所述激发模块用于激发检测电路， 使得被测的FPGA器件输出测试数据， 并将测试数据 传输至判断模块； 所述判断模块用于测试数据作为测试集， 计算得到哈希码的汉明距离， 并通过汉明距 离判断被测的FPGA器件是否合格。 2.如权利要求1所述的一种基于SHA 256算法的FPGA测试 方法及系统， 其特 征在于， 所述判断模块包括神经网络单元和存储单元， 所述存储单元与所述激发模块连接， 所 述神经网络单 元与所述存 储单元连接； 所述存储单元用于存 储训练集， 所述训练集 为合格的FPGA器件的测试 数据； 所述神经网络单元通过训练集优化神经卷积网络， 并通过神经卷积网络计算训练集或 测试集的哈希码。 3.如权利要求2所述的一种基于SHA 256算法的FPGA测试系统， 其特 征在于， 所述判断模块还包括对比单元， 所述对比单元与所述神经网络单元连接， 所述对比单 元通过训练集的哈希码计算得到第一汉明距离， 通过训练集的哈希码计算得到第二汉明距 离， 判断第一汉明距离和第二汉明距离之间的差值是否超过 预设范围。 4.如权利要求3所述的一种基于SHA 256算法的FPGA测试系统， 其特 征在于， 所述检测模块包括安装单元和状态单元， 所述连接单元与所述激发模块连接， 所述状 态单元与所述 安装单元连接； 所述安装单元用于固定被测的FPGA器件， 并为被测的FPGA器件供电； 所述状态单 元用于显示所述 安装单元的通电状态。 5.如权利要求 4所述的一种基于SHA 256算法的FPGA测试系统， 其特 征在于， 所述激发模块包括控制单元和反馈单元， 所述控制单元和所述反馈单元均与 所述检测 模块连接； 所述控制单 元用于激发检测电路， 使得被测的FPGA器件输出测试 数据； 所述反馈单 元用于采集测试 数据， 并将测试 数据传输 至所述判断模块。 6.一种FPGA测试方法， 采用如权利要求5所述的基于SHA256算法的FPGA测试系统， 其特 征在于， 包括如下步骤： 将合格的FPGA器件与所述检测模块连接， 通过所述激发模块启动检测电路， 使得合格 的FPGA器件向所述判断模块输出 数据， 作为训练集； 将被测的FPGA器件与所述检测模块连接， 通过所述激发模块启动检测电路， 使得合格 的FPGA器件向所述判断模块输出 数据， 作为测试集； 利用所述神经网络分别计算训练集和 测试集的哈希码； 所述对比模块通过训练集的哈希码计算得到第 一汉明距离， 通过训练集的哈希码计算 得到第二汉明距离， 判断第一汉明距离和第二汉明距离之间的差值是否超过预设范围， 完 成检测。权　利　要　求　书 1/1 页 2 CN 114443390 A 2一种基于SHA256算法的FPGA测试方 法及系统 技术领域 [0001]本发明涉及 器件测试技术领域， 尤其涉及一种基于SHA256算法的FPGA测试方法及 系统。 背景技术 [0002]SHA256算法是一种确定性 的不可逆密码函数， 对于一个给定长度的字符串， 它能 生成一个固定长度的密码字符串， 如果有人改动了输入字符串中的任意一个字符， 哪怕只 是改了一个位置， 都会导致输出密码串有很大 的区别， 由此可以用来快速确定输入值是否 有变动。 [0003]随着信息技术的不断发展， FPGA(现场可编程门阵列)器件在各个领域获得了广泛 的应用。 伴随着FPGA器件的快速发展， FPGA器件包含有越来越多的逻辑资源， 要求FPGA器件 可实现越多的功能和越稳定的性能， 因而对FPGA器件进行功能与性能的测试变得日益重 要。 [0004]通常FPGA器件测试设备需要具有强大硬件和软件配置， 才能满足拥有丰富逻辑资 源的FPGA器件的功能及性能测试， 导 致FPGA器件测试设备的成本高昂。 发明内容 [0005]本发明的目的在 于提供一种基于SHA256算法的FPGA测试方法及系统， 旨在解决现 有技术中FPGA器件测试设备需要 具有强大硬件和软件配置， 才能满足拥有丰富逻辑资源的 FPGA器件的功能及性能测试， 导 致FPGA器件测试设备的成本高昂的技 术问题。 [0006]为实现上述目的， 本发明提供了一种基于SHA256算法的FPGA测试系统， 所述基于 SHA256算法的FPGA测试系统包检测模块、 激发模块和判断模块， 所述激发模块与所述检测 模块连接， 所述判断模块与所述检测模块电性连接； [0007]所述检测模块用于安装被测的FPGA器件； [0008]所述激发模块用于激发检测电路， 使得被测的FPGA器件输出测试数据， 并将测 试 数据传输 至判断模块； [0009]所述判断模块用于测试数据作为测试集， 计算得到哈希码的汉明距离， 并通过汉 明距离判断被测的FPGA器件是否合格。 [0010]其中， 所述判断模块包括神经网络单元和存储单元， 所述存储单元与所述激发模 块连接， 所述神经网络单 元与所述存 储单元连接； [0011]所述存储单元用于存 储训练集， 所述训练集 为合格的FPGA器件的测试 数据； [0012]所述神经网络单元通过训练集优化神经卷积网络， 并通过神经卷积网络计算训练 集或测试集的哈希码。 [0013]其中， 所述判断模块还包括对比单元， 所述对比单元与所述神经网络单元连接， 所 述对比单元通过训练集的哈希码 计算得到第一汉明距离， 通过训练集的哈希码计算得到第 二汉明距离， 判断第一汉明距离和第二汉明距离之间的差值是否超过 预设范围。说　明　书 1/4 页 3 CN 114443390 A 3